Docket No. 218876US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Shinichi SUWA

GAU:

SERIAL NO: NEW APPLICATION

EXAMINER:

FILED:

Herewith

FOR:

UTOPIA INTERFACE CONTROL DEVICE AND METHOD, AND BACK WIRING BOARD FOR USE IN

UTOPIA INTERFACE CONTROL DEVICE

☐ (A) Application Serial No.(s) were filed in prior application Serial No.

will be submitted prior to payment of the Final Fee

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

•				
SIR:				<u>2</u> 5
☐ Full benefit of the filing of 35 U.S.C. §120.	date of U.S. Application Serial Numb	er , filed	, is claime	d pursuant to the provision
☐ Full benefit of the filing date of U.S. Provisional Application the provisions of 35 U.S.C. §119(e).		Serial Number	, filed	, is claimed pursuant to
	ght to priority from any earlier filed ap §119, as noted below.	plications to which	n they may be	entitled pursuant to the
In the matter of the above-id	entified application for patent, notice i	s hereby given tha	t the applican	ts claim as priority:
COUNTRY	APPLICATION NUM	BER	MONTH/DA	Y/YEAR
Japan	2001-259991		August 29, 20	001
Certified copies of the corre	sponding Convention Application(s)			
are submitted herew	ith			
☐ will be submitted prior to payment of the Final Fee				
were filed in prior ap	oplication Serial No. filed			
Receipt of the certifi	e International Bureau in PCT Applicated copies by the International Bureau idenced by the attached PCT/IB/304.		r under PCT F	Rule 17.1(a) has been

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

filed

; and

Marvin J. Spivak

Registration No. 24,913

C. Irvin McClelland
Registration Number 21,124

22850

☐ (B) Application Serial No.(s)

☐ are submitted herewith

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 8月29日

出 願 番 号 Application Number:

特願2001-259991

出 願 人 Applicant(s):

三菱電機株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 9月13日

特許庁長官 Commissioner, Japan Patent Office





出証番号 出証特2001-3084780

【書類名】

特許願

【整理番号】

533112JP01

【提出日】

平成13年 8月29日

【あて先】

特許庁長官 殿

【国際特許分類】

H04L 12/00

H04Q 3/00

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

諏訪 進一

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100066474

【弁理士】

【氏名又は名称】

田澤 博昭

【選任した代理人】

【識別番号】

100088605

【弁理士】

【氏名又は名称】

加藤 公延

【手数料の表示】

【予納台帳番号】

020640

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 UTOPIAインタフェース制御装置及び方法並びに該装置に 用いるバックワイヤボード

【特許請求の範囲】

【請求項1】 ATMレイヤ機能とPHYレイヤ機能をUTOPIA-LE VEL2で接続するUTOPIAインタフェース制御方法において、

UTOPIAアドレス数を単位としてPHYレイヤ機能を複数のグループNに拡張させ、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間でUTOPIAアドレスを共通に制御し、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間でセルアベイラブル を個別に制御し、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間にイネーブルを個別 に制御することにより、

ATMレイヤ機能とPHYレイヤ機能を1:32×Nで制御可能なことを特徴とするUTOPIAインタフェース制御方法。

【請求項2】 ATMレイヤ機能とPHYレイヤ機能をUTOPIA-LE VEL2で接続するUTOPIAインタフェース制御装置において、

UTOPIAアドレス数を単位として複数のグループNからなるPHYレイヤ 機能と、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間に共通に接続される UTOPIAアドレス信号のラインと、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間に個別に接続される セルアベイラブル信号のラインと、

ATMレイヤ機能とPHYレイヤ機能の各グループとの間に個別に接続される イネーブル信号のラインとを備え、

ATMレイヤ機能とPHYレイヤ機能を1:32×Nで接続可能なことを特徴とするUTOPIAインタフェース制御装置。

【請求項3】 ATMレイヤ機能は、Qosクラスの優先処理を行うもので

、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートした場合、CBRトラフィックのPHYレイヤ機能のグループに対するセルの送信をUBRトラフィックのグループに対するセルの送信より優先するよう優先度を設定する送信順序設定手段を備えたことを特徴とする請求項2記載のUTOPIAインタフェース制御装置。

【請求項4】 ATMレイヤ機能は、Qosクラスの優先処理を行うもので、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートし、送信するセルがいずれもCBR、あるいはUBRトラフィックで同一な場合には、予め設定した優先順のグループ番号のPHYレイヤ機能に対するセルの送信を実行する送信順序処理手段を備えたことを特徴とする請求項2,3のうちいずれか1項記載のUTOPIAインタフェース制御装置。

【請求項5】 ATMレイヤ機能とPHYレイヤ機能をUTOPIA-LE VEL2で接続するUTOPIAインタフェース制御装置に用いられるバックワイヤボードにおいて、

ATM機能とUTOPIAアドレス数を単位として複数のグループNからなる PHYレイヤ機能との間の信号線は、

ATMレイヤ機能からPHYレイヤ機能の各グループに対してUTOPIAアドレス及びデータ用のラインを共通に並列接続し、

ATMレイヤ機能からPHYレイヤ機能の各グループに対してセルアベイラブル/イネーブル用のラインをそれぞれ個別に接続してなることを特徴とするUTOPIAインタフェース制御装置に用いられるバックワイヤボード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、UTOPIAインタフェースを用いてATMレイヤ機能と複数の PHYレイヤ機能を接続するUTOPIAインタフェース制御装置及び方法並び に該装置に用いるバックワイヤボードに関するものである。

[0002]

【従来の技術】

ATMレイヤ機能と複数のPHYレイヤ機能(以降ATM機能、PHY機能と称す)を接続する方式としてATMフォーラムにてUTOPIA (Universal test & operations interface for ATM) インタフェース (UTOPIA-LEV EL2インタフェース) の規定がある。

[0003]

図4は従来のUTOPIAインタフェース制御方式によるATMレイヤ機能とPHYレイヤ機能の接続構成を示す図であり、図において、40はATM機能、41は加入者インタフェースである。この方式は、UTOPIAアドレス(5bit)、セルアベイラブル、イネーブル、データ(8/16bit)クロックで構成し、加入者インタフェースにおいて最大32PHY機能(図中#00~#31)に対してATMセルの送受信が可能な方式になっている。

[0004]

次に動作について説明する。

図5のシーケンス図を用いて、上記方式を用いたATM機能から加入者インタ・フェースへのセル(ATMデータ)の授受の方式を説明する。

- 1. ATM機能から加入者インタフェースのPHY機能に対し、UTOPIAアドレスにてPHY機能番号を指定(#00~31)(ポーリング)する。
- 2. PHY機能からATM機能に対し、セルアベイラブル信号にてセル受信可能 (Txセルアベイラブル)を通知する。
- 3. ATM機能からPHY機能に対し、出力可能なセルをセルアベイラブル信号 受信のPHY機能番号に対してイネーブル信号(Txイネーブル)をアサートして送信する。

[0005]

【発明が解決しようとする課題】

従来のUTOPIAインタフェース制御方式は以上のように構成されており、ATM機能とPHY機能との間は、1:32の部品間のインタフェースとして規定されている。また、Qos (Quality of service) 制御等については、規定されていない。

[0006]

したがって、従来の制御方式では、ATM機能に対し、最大32のPHY機能しか接続ができない。図示の例では、ある単一の加入者インタフェース41に対してしか接続できない。また、同じPHY番号のPHY機能が1つのATM機能に接続する場合、PHY番号が重複しないように、PHY番号を変換する必要があり、ATM機能に対して同じ番号を持ったPHY機能を単に並列に接続することができず、PHY機能の数を増加できないなどの課題があった。

[0007]

この発明は上記のような課題を解決するためになされたもので、簡単な構成で PHY機能の数をより増大させてATM機能に接続できるUTOPIAインタフェース制御装置及び方法を得ることを目的とする。

また、この発明は、UTOPIAインタフェースを構成する配線の削減ができるUTOPIAインタフェース制御装置に用いるバックワイヤボードを得ることを目的とする。

[0008]

【課題を解決するための手段】

この発明に係るUTOPIAインタフェース制御方法は、PHYレイヤ機能を複数のグループNに拡張させ、ATMレイヤ機能とPHYレイヤ機能の各グループとの間で、UTOPIAアドレスを共通に制御し、セルアベイラブル、イネーブルをそれぞれ個別に制御するものである。

[0009]

この発明に係るUTOPIAインタフェース制御装置は、複数のグループNからなるPHYレイヤ機能と、ATMレイヤ機能とPHYレイヤ機能の各グループとの間に共通に接続されるUTOPIAアドレス信号のラインと、ATMレイヤ機能とPHYレイヤ機能の各グループとの間に個別に接続されるセルアベイラブル信号、イネーブル信号のラインとを備えたものである。

[0010]

この発明に係るUTOPIAインタフェース制御装置は、ATMレイヤ機能は、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートした場合、CBRトラフィックのPHYレイヤ機能のグループ

に対するセルの送信をUBRトラフィックのグループに対するセルの送信より優先するよう優先度を設定する送信順序設定手段を備えたものである。

[0011]

この発明に係るUTOPIAインタフェース制御装置は、ATMレイヤ機能は、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートし、送信するセルがいずれもCBR、あるいはUBRトラフィックで同一な場合には、予め設定した優先順のグループ番号のPHYレイヤ機能に対するセルの送信を実行する送信順序処理手段を備えたものである。

[0012]

この発明に係るUTOPIAインタフェース制御装置に用いるバックワイヤボードは、ATM機能とUTOPIAアドレス数を単位として複数のグループNからなるPHYレイヤ機能との間の信号線は、ATMレイヤ機能からPHYレイヤ機能の各グループに対してUTOPIAアドレス及びデータ用のラインを共通に並列接続し、ATMレイヤ機能からPHYレイヤ機能の各グループに対してセルアベイラブル/イネーブル用のラインをそれぞれ個別に接続したものである。

[0013]

【発明の実施の形態】

以下、この発明の実施の一形態を説明する。

実施の形態 1.

図1はこの発明のUTOPIAインタフェース制御装置を示すブロック図である。図において、1はATM機能、2は加入者インタフェース、3はUTOPIAーLEVEL2インタフェースである。加入者インタフェース2は、グループ数N分設けられる。各加入者インタフェース2A~2Nは、それぞれ1~32のPHY機能を有する。これらATM機能1と加入者インタフェース2は、UTOPIAーLEVEL2インタフェース(UTOPIAーI/Fと称す)3で接続されている。

[0014]

このUTOPIA-I/F3は、

①イネーブル/セルアベイラブル信号を加入者インタフェース2のグループ数1

~Nまで拡張されている。

②ポーリング方式として、UTOPIAアドレス5本+イネーブル/セルアベイラブル信号(N本)を使用して、ATM機能1に対し32×NのPHY機能を接続しセル送受を行う。

[0015]

例えば、UTOPIA-I/F3に対してアドレス5bit (0~4)、イネーブル/セルアベイラブル信号に13bit (0~14)を使用することにより、最大192PHY (N=6, N×32=192)の拡張スロットをサポートすることができ、ATM機能1:PHY機能2=1:192としたUTOPIAインタフェース制御が行えるようになる。

[0016]

図示のように、UTOPIA-I/F3は、ATM機能1と各加入者インタフェース2A~2Nの間は、共通ライン5を用いてUTOPIAアドレスを送受する。

また、各加入者インタフェース2A~2NとATM機能1の間は、個別の制御 ライン6(6A~6N)を用いてセルアベイラブル信号を送信可能に構成する。

また、ATM機能1と各加入者インタフェース2A~2Nの間は、個別の制御ライン7(7A~7N)を用いてイネーブル信号を送信可能に構成する。

[0017]

また、ATM機能1には、セルの送信に関し、所定の優先処理を行う優先処理 機能を有する。

即ち、Qosクラスの優先処理(CBR(音声データ等の固定ビットレートサービス)及びUBR(画像を含むデータ等の無規定ビットレートサービス)トラフィック)で設定された各加入者インタフェース2A~2Nが同じUTOPIAアドレスであるときに、セルアベイラブル信号をアサートした場合には、CBRの加入者インタフェース2に対するセルの送信を優先するよう設定されている。これは、画像を含むデータに対し、音声データは少しでも脱落すると情報伝達ができなくなるためであり、このCBR(音声データ)側を優先させるよう設定されている。また、各加入者インタフェース2A~2N同士が同じCBR、UBR

のときに、セルアベイラブル信号をアサートしたときは、若いグループ番号側の加入者インタフェース2 (例えば2A, 2B同士では2A) を優先させるよう設定されている。

[0018]

次に動作について説明する。

図2は、上記構成によるセルの送受信を説明するためのシーケンス図である。 図示の例では、説明の便宜上、ATM機能1から2つのグループ (#1、#2) の加入者インタフェース2A、2Bに対しセルを送信する手順について説明する

[0019]

①まず、ATM機能1から各加入者インタフェース2A,2B(グループ#1,#2)に対して共通ライン5上でUTOPIAアドレス(0~31)を用いたポーリングを行う。この際、1ポーリリングで全てのアドレス0~31を指定する。②次に、各加入者インタフェース2A,2Bは、ATM機能1に対して受信するセルがある場合、それぞれセルアベイラブル信号をアサートする。上述したように、このセルアベイラブル信号は、各加入者インタフェース2A,2B毎に(グループ番号#1,#2毎)に対応してセルアベイラブル信号1,2を用いて拡張されている。

[0020]

③次に、ATM機能で以下の送信順序処理を施す。

上記のように、セルの送信時には、Qosクラスの優先処理を実行する。例えば、加入者インタフェース2A,2Bがいずれも同じUTOPIAアドレスでセルアベイラブル信号をアサートしたとする。加入者インタフェース2Aに送信するセルがUBR(画像を含むデータ)であり、加入者インタフェース2Bに送信するセルが、CBR(音声データ)である場合には、CBRである加入者インタフェース2Bに対するセル送信を優先させる。

[0021]

また、同じQosクラスで設定された加入者インタフェース2A,2Bが同じ UTOPIAアドレスでセルアベイラブル信号をアサートした場合には、若いグ

ループ番号である加入者インタフェース 2 A (グループ#1) 側へのセル送信を優先する。例えば、送信セルがいずれの加入者インタフェース 2 A , 2 B に対してもUBRを送信する場合、あるいはいずれにもCBRを送信する場合、若いグループ番号への送信を優先させる。なお、この優先度は、予め設定されるものであり、各グループ別に異なる優先度を有していれば良く、大きなグループ番号を優先させたり、特定のグループ番号を優先させることもできる。

[0022]

②そして、ATM機能1は、上記の送信順序処理にて決定した順序にてセルを送信する。例えば、加入者インタフェース2A側への送信が優先決定された場合、ATM機能1は、イネーブル信号1をアサートし、加入者インタフェース2Aに対しセルを送信する。

⑤加入者インタフェース2Aに対するセルの送信完了後、ATM機能1は、イネーブル信号2をアサートし、加入者インタフェース2Bに対しセルを送信する。

[0023]

⑥次に、送信順序処理にて決定された最後の加入者インタフェース番号(上記説明では加入者インタフェース2B)へのセル送信開始と同時に、①で説明したポーリングを再度開始する。

[0024]

以上のように、この実施の形態1によれば、UTOPIAレベル2インタフェースを用いつつ、最大32PHY機能の制約を受けず、32×NグループのPHY機能を接続できるという効果が得られる。上記効果に加えて、PHY機能の数を増大させた際に、複数グループの同じ番号に対する送信セルがCBR(音声)とUBR(画像)で同時にアサートした場合であっても、CBR側を優先送信する構成としたので、音声の脱落を防止でき、安定した情報伝達が行えるようになる。また、同時のアサート時にいずれの送信セルが同じCBR、あるいはUBRであるときは、若い番号を優先送信する構成としたので、この優先設定により、UTOPIAレベル2を用いたQos制御を実行でき、また、各PHY機能に対するセル送信を安定して効率よく実行できる効果がある。

[0025]

実施の形態2.

上記実施の形態1で説明した構成のUTOPIA-I/F3は、その配線がBWB (バックワイアボード)を用いてなされる。即ち、上述したATM機能1とPHY機能2とを接続するUTOPIA-I/F3は、単一基板上での配線で構成され、BWBと呼称される。

[0026]

図3は、BWBの構成を示す図である。BWB基板10上には、UTOPIA ーI/F3を構成する接続ラインがプリント配線11により形成されている。

UTOPIA-I/F3を構成するプリント配線11は、上記実施の形態1で説明した、UTOPIAアドレス送受用の共通ライン5、セルアベイラブル信号の制御ライン6、イネーブル信号の制御ライン7に加え、セルデータ送受用のデータライン8、SOC(スタート・オブ・セル)ライン9からなる。例えば、共通ライン5は5bit、データライン8は8bitのデータを送受する。

[0027]

制御ライン 6,7については、上述の如く、ATM機能 1 と、各加入者インタフェース機能 2 との間で個別に 1 本づつ配線される。

そして、共通ライン 5、データライン 8、5 O C ライン 9 は、それぞれ A T M 機能 1 と、加入者インタフェース機能 2 2 A \sim 2 N (各グループ # O O \sim # 3 1) との間で共通(並列)接続される。

[0028]

これにより、セルアベイラブル/イネーブル信号の送受のみ個別に配線した制御ライン6,7を用いるだけで、UTOPIA-LEVEL2の仕様のままでPHY機能2側を拡張したインタフェース制御が実行できるようになる。

即ち、共通接続された共通ライン5、データライン8、SOCライン9を介して全加入者インタフェース機能2A~2Nに対するアドレス指定、データ送受が行えるようになり、加入者インタフェース機能2のグループ数をNまで増やしても、共通ライン5、データライン8、SOCライン9の配線が共通接続により配線数が不変にできる。そして、制御ライン6、7のみ増加したグループ数Nに対応して増やせばよく、共通ライン5、データライン8、SOCライン9に関して

はATM機能1側から個別に各加入者インタフェース2A~2Nに配線する必要がないため、プリント配線11は実質的に配線数を削減できるようになる。配線数の削減によりBWBボード10の製造コストを低減化できる。

なお、プリント配線 1 1 の配線数の削減は、上記した各ラインを用いてポーリング、セルアベイラブル/イネーブル制御を行うことを前提として達成される。

[0029]

以上のように、この実施の形態2によれば、UTOPIAレベル2インタフェースにおいて32×NグループのPHY機能を接続させる構成時において、PHY機能の数を増大させても、セルアベイラブル/イネーブル信号用の制御ラインのみ個別に配線するだけで良く、配線数が増大せず配線の手間と製造コストの低減化を図れる効果がある。

[0030]

上記実施の形態では、具体例として192PHYとし、アドレス5bit、イネーブル/セルアベイラブル信号13bitを使用構成としたが、アドレスbit数及びイネーブル/セルアベイラブル信号bit数を増大させ、ATM機能1と各加入者インタフェース2との間にN本の制御ライン6,7を個別に配線することにより、より多数のPHY機能を用いたUTOPIAインタフェース制御が実行可能になる。

[0031]

【発明の効果】

以上のように、この発明によれば、PHYレイヤ機能を複数のグループNに拡張させ、ATMレイヤ機能とPHYレイヤ機能の各グループとの間で、UTOPIAアドレスを共通に制御し、セルアベイラブル、イネーブルをそれぞれ個別に制御する構成としたので、ATMレイヤ機能とPHYレイヤ機能を1:32×Nに増大させて制御可能な効果がある。

[0032]

この発明によれば、複数のグループNからなるPHYレイヤ機能と、ATMレイヤ機能とPHYレイヤ機能の各グループとの間に共通に接続されるUTOPIAアドレス信号のラインと、ATMレイヤ機能とPHYレイヤ機能の各グループ

との間に個別に接続されるセルアベイラブル信号、イネーブル信号のラインとを備えて構成したので、ATMレイヤ機能とPHYレイヤ機能を1:32×Nに増大させて接続可能であり、同一のUTOPIAアドレスを持つPHY機能をATM機能に接続可能な効果がある。

[0033]

この発明によれば、ATMレイヤ機能は、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートした場合、CBRトラフィックのPHYレイヤ機能のグループに対するセルの送信をUBRトラフィックのグループに対するセルの送信より優先するよう優先度を設定する送信順序設定手段を備えて構成したので、CBRとUBRトラフィックに対して最適なQos制御が可能で、特にCBRトラフィックに対する安定したセル送受が可能となり、ネットワーク資源を効率良く機能させることができる効果がある。

[0034]

この発明によれば、ATMレイヤ機能は、PHYレイヤ機能の各グループで同じUTOPIAアドレスのセルアベイラブル信号をアサートし、送信するセルがいずれもCBR、あるいはUBRトラフィックで同一な場合には、予め設定した優先順のグループ番号のPHYレイヤ機能に対するセルの送信を実行する送信順序処理手段を備えて構成したので、設定された優先順に基づき各グループ番号のPHYレイヤ機能に対するセル送受を円滑にかつ安定して行え、ネットワーク資源を効率良く機能させることができる効果がある。

[0035]


この発明によれば、ATM機能とUTOPIAアドレス数を単位として複数のグループNからなるPHYレイヤ機能との間の信号線は、ATMレイヤ機能からPHYレイヤ機能の各グループに対してUTOPIAアドレス及びデータ用のラインを共通に並列接続し、ATMレイヤ機能からPHYレイヤ機能の各グループに対してセルアベイラブル/イネーブル用のラインをそれぞれ個別に接続したものであり、バックボード上の配線数を削減でき、配線の手間と製造コストを低減化できる効果がある。

【図面の簡単な説明】


- 【図1】 この発明の実施の形態1によるUTOPIA-I/Fを示す構成 図である。
- 【図2】 実施の形態1によりセルの送受信を説明するためのシーケンス図である。
- 【図3】 この発明の実施の形態2によるバックワイヤボードを示す図である。
- 【図4】 従来のUTOPIAインタフェース制御方式によるATMレイヤ機能とPHYレイヤ機能の接続構成を示す図である。
- 【図5】 従来技術によるセルの送受信を説明するためのシーケンス図である。

【符号の説明】


1 ATM機能、2 (2A~2N) 加入者インタフェース、3 UTOPI A-LEVEL2インタフェース、5 共通ライン、6 (6A~6N), 7 (7 A~7N) 制御ライン、8 データライン、9 SOCライン、10 BWB 基板、11 プリント配線、40 ATM機能、41 加入者インタフェース。 【書類名】 図面【図1】




【図2】




【図3】



【図4】



【図5】



【書類名】

要約書

【要約】

【課題】 簡単な構成でPHY機能の数をより増大させてATM機能に接続できること。

【解決手段】 共通ライン5は、ATMレイヤ機能1と加入者インタフェース機能2A~2Nの各グループとの間に共通に接続される。セルアベイラブル信号の制御ライン6A~6Nと、イネーブル信号の制御ライン7A~7Nは、ATMレイヤ機能1と加入者インタフェース機能2A~2Nの各グループとの間に個別に接続される。これにより、ATMレイヤ機能1に対して加入者インタフェース機能2A~2N内のPHYレイヤ機能を32×Nに増大して接続可能となる。

【選択図】

図 1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社